Verilog 命名规则

• IP: IP_module
• module: My_module
  • 存储模块：Blkmem_module
  • 计算模块：Calc_module
• parameter: MY_PARAMETER
• signal: my_signal